ALTERA EP4CE55F23 FPGA minimalius pagrindinių valdyba

Bazinės konfigūracijos pagrindinė plokštė: Pavadinimas Aprašymas serijinis numeris 1 FPGA pagrindinis lustas EP4CE55F23 (55856 LE, 2396K Bitų RAM, 312 daugiklis, 4 PLLs) 2 FPGA configuration WINBOND chip W25Q64 (64MBits) 3 valdyba yra pakrautas su SDRAM dviejų dalių MT48LC8M32B2 (8M*32Bits) (512MBits), ir adreso duomenys autobusų yra visiškai nepriklausomas 4 valdybos pakrautas SRAM ISSI 25616, 256K*16Bits 5 laikrodis 27MHz, 50MHz aktyvus kristalų laikrodžių osciliatoriai, 6 šifravimo lustas DS28E01, apsaugoti jūsų dizainas nuo pavogtas 7 maitinimo sąsajos +3V~+15V DC maitinimo įėjimas, +3.3 V, 2A produkcijos 8 išorės extender sąsaja GIOP0 (41 IO), GPIO1 (45 IO), FPC (22 IO) bendra išorinė plėtra 108 IO, 1.27 mm tarpai dydis 9 pagrindinė plokštė 40mm x 40mm, ir montavimo skylė yra 38mm x 38mm Eksperimentuoti ir savo kodą: 1.SDCARD - SPI (RIEBALŲ&FAT32) programinės įrangos išpakuokite JPG formato ir rodo eksperimento per VGA vaizdo išvesties (didžiausia parama 1920*1080@60HZ). 2.SDCARD - SPI (RIEBALŲ&FAT32) aparatūros išskleidimo MP3 failų(dėmesio, yra MP3, ne WAV) ir žaisti, garso signalas realaus laiko FFT transformuoti, per VGA ekranas, spektrą. 3. garso signalo gavimas ir realaus laiko FFT transformuoti, naudojant VGA ekranas, spektrą. 40 milijonų pikselių lygio skaitmeninio fotoaparato eksperimentą.Šis produktas gali būti taikomos didelės spartos, didelio duomenų, tankus, eksploatavimo ir kitų įterptųjų projektus.Viskas, ką jums reikia padaryti, tai padaryti gana paprasta, grindų už jį.Tikrasis "minimalus core"!Tikslas yra naudoti papildomų įrangos sistema, atlikti kai brangi veiks ir kitų koprocesorius, pvz., MCU, RANKOS ir DSP, ir produkcijos išeiga coprocessor tik.Mes renkame vaizdo duomenis CMOS vaizdo jutiklis ir turi SDCARD dėl BMP arba JPG formatu (maksimali paramos 1600W pikselių).5.IPCAMERA eksperimentą, nuotraukos, surinktos CMOS vaizdo jutiklis, perduodami į viršutinį kompiuterio per tinklą. 6., vaizdo apdorojimo front-end, realaus laiko vaizdo filtravimo, krašto aptikimo, thresholding, histograma išlyginimo, judesio aptikimas ir taip yra padaryta nuotrauka surinko CMOS vaizdo jutiklis.Toliau pateikta diagrama yra sąsaja core valdyba.GPIO0 yra bendras 3.3 V IO, kuris veda į JTAG signalas.Dalis GPIO1 gali būti naudojama kaip bendra IO 3,3 V 2.5 V, arba naudojamas kaip LVDS; Į FPC sąsaja yra 3.3 VIO, kuris gali būti prijungtas tiesiogiai prie kitų CMOS moduliai parduotuvėje.